Uitgelekte interne dia's van AMD tonen gedetailleerde architectuurspecificaties, IPC-winst en releasedata voor aankomende Zen5 en Zen6 APU's
Moore's Law Is Dead heeft stukjes gelekt over AMD's aankomende Zen5 en Zen6 architecturen sinds eind 2022, maar zijn meest recente video geeft een duidelijker beeld met updates van de roadmap, specificaties en IPC-winsten, waarbij hij beweert dat deze info rechtstreeks afkomstig is van AMD's interne presentaties. De slide met de roadmap zou echter wel eens een beetje verouderd kunnen zijn, aangezien deze niet bijzonder duidelijk lijkt te zijn over de releasetijden. MLID schat dat Zen5 (Nirvana) gebouwd op 4 nm / 3 nm nodes begin 2024 zou kunnen lanceren, terwijl Zen6 (Morpheus) gebouwd op 3 nm / 2 nm nodes midden/late 2025 zou kunnen komen.
In tegenstelling tot andere leakers die fantastische 30%+ IPC-winst noemden voor Zen5 (Ryzen 8000 serie) ten opzichte van Zen4, lijken MLID's bronnen realistischer en nuchterder, met IPC-verhogingen van ~10-15%+. Voor Zen6 (Ryzen 9000) zou de IPC-winst nog lager kunnen uitvallen dan Zen5, met een geschat voordeel van minstens 10%. Dit hangt allemaal af van de werkelijke "bereikte" IPC voor Zen5, die nog niet op de dia's wordt getoond en pas na de release bekend zal zijn.
Verder wijst MLID erop dat Zen5 nog steeds één I/O-matrijs en een twee-CCD-ontwerp zal hebben dat werd geïntroduceerd met Zen2, terwijl Zen6 een nieuw ontwerp zal hebben, mogelijk met gestapelde CCD's bovenop de IOD + ultrasnelle Silicon Bridges tussen de CCD's. De Zen5-processoren zullen dus een kerncomplex met 16 volledige prestaties hebben (of tot 32 Zen5c-kerncomplexen met laag stroomverbruik), en de Zen6-processoren zullen een kerncomplex met maar liefst 32 kernen hebben, dus we kunnen high-end desktopprocessoren verwachten met 16 prestatiekernen per CCD.
Als het aankomt op de eigenlijke architectuurverbeteringen, krijgt Zen5 een grote boost in AVX-en tegelijkertijd veel lagere TDP's behouden in vergelijking met de cijfers van Intel. Zen6 aan de andere kant, zal zich ook richten op het verbeteren van de XDNA AI / ML versneller cores met FP-16 instructies, plus het zal een nieuwe generatie van Infinity Fabric en een nieuwe geheugenprofiler. Met het nieuwe kernontwerp zou Zen6 "monolithische niveaus van latentie en efficiëntie" moeten bereiken, ook al maakt het gebruik van onderling verbonden chiplets. Vanwege de gestapelde aard van het pakket, zou Zen6 in sommige games een IPC-winst van meer dan 10% kunnen opleveren, maar het zou een sprong naar een nieuwe socket kunnen vereisen.
Bron(nen)
