Interview | "Gesprekken over ARM vs. x86-vermogen zijn vals" Intel's Robert Hallock over de strategie van Lunar Lake en hoe het goed gepositioneerd is om ARM's efficiëntieverhaal uit te dagen

NBC: Lunar Lake (LNL) biedt naar verluidt 100 TOPS aan totale AI-prestaties. Met welk vermogen zal dit worden bereikt ten opzichte van Meteor Lake?

RH: Lunar Lake processors voor laptops zullen de AI-verwerkingsmogelijkheden aanzienlijk verbeteren met tot 120 TOPS van CPU, GPU en NPU (gecombineerd). Dit is een verdrievoudiging ten opzichte van onze huidige Meteor Lake producten. Ervan uitgaande dat u naar de TDP's van producten vraagt, zullen specificaties zoals deze dichter bij de lancering worden gedeeld.

We hebben echter bekendgemaakt dat het stroomverbruik van Lunar Lake's pakketten over het algemeen 40% lager is dan dat van Meteor Lake, dus u kunt er gerust van uitgaan dat de prestatieverhoging van Lunar Lake niet ten koste gaat van een hogere TDP. De prestaties/watt zijn aanzienlijk verbeterd voor notebooks.

NBC: Heeft Lunar Lake naast Skymont E-cores ook standalone E-cores in een laag vermogen (LP) eiland, zoals het geval was bij Meteor Lake? Zo ja, kijken we dan naar een 4+4+2 configuratie?

RH: In de Meteor Lake productgeneratie was onze volledige configuratie: 2C2T LP E-cores, 8C8T E-cores en 6C12T P-cores (totaal 16C22T). Het LP E-core complex was over het algemeen vrij goed in het beperken van werklasten zoals videoweergave en teleconferenties, maar kon dit doel niet altijd bereiken omdat het aantal threads soms groter was dan de 2C2T grootte van het complex.

Als we kijken naar het 8C8T complex van E-cores, dan zien we dat deze behoorlijk goed waren in efficiënt zijn, maar de nieuwe E-cores in Lunar Lake ("Skymont") bieden 1,68X meer prestaties bij dezelfde frequentie en kunnen draaien bij een lager actief vermogen.

Vanwege de dramatische perf/W verbetering in Skymont hebben we besloten om het idee van E-cores en LP E-cores samen te voegen: Lunar Lake's 4C4T E-core complex is ook het laagvermogen eiland. Skymont-kernen geven ons een breder bereik aan prestaties en vermogen, waardoor we het ontwerp kunnen vereenvoudigen terwijl we terrein winnen op het gebied van zowel energie-efficiëntie als rekenprestaties.

Het is mogelijk dat we in de toekomst niet altijd dezelfde beslissingen nemen omdat core- en procestechnologieën veranderen, maar dit is wat zinvol was in de huidige generatie, en we zijn zeer tevreden met het "dynamische bereik" van prestaties en vermogen dat het Skymont complex kan bieden.

NBC: Wat is de reden om hyperthreading op de P-cores niet mogelijk te maken met LNL? Ik begrijp dat de P-cores nu behoorlijk capabel zijn, maar zou het niet zinvol zijn om op zijn minst in het BIOS een HT-optie in te schakelen voor laptops met hogere vermogenslimieten?

RH: Toen Hyperthreading werd geïntroduceerd, was het een slimme oplossing om de prestaties te verhogen zonder meer fysieke cores te hoeven gebruiken. Maar iedereen in de techniek weet dat een SMT thread niet noodzakelijkerwijs dezelfde prestaties biedt als een "echte" thread op een fysieke core.

We begrijpen dat dit een vrij radicaal gesprek is, aangezien SMT al bijna 20 jaar een typische functie is. Maar we gaan een tijdperk in waarin procestechnologieën en core-architecturen een nieuwe of andere reeks ontwerpbeslissingen mogelijk kunnen maken.

Met Lunar Lake hebben we actief besloten om Hyperthreading te verwijderen omdat Skymont en Lion Cove (en hun opvolgers) ons in staat stellen om betere prestaties, stroom en oppervlakte te bereiken dan SMT kan bieden. Met andere woorden: "echte cores" worden snel een betere oplossing dan SMT threads.

Dit zal niet altijd gelden voor alle producten en alle segmenten, maar het is het beste antwoord voor een product zoals Lunar Lake dat probeert de prestaties per watt te maximaliseren in scenario's met zeer laag stroomverbruik.

Deze aanpak leidt tot een aanzienlijke multidimensionale verbetering: door SMT te verwijderen, leveren nieuwe P-cores 15% meer prestaties per watt, 10% meer prestaties per matrijsoppervlak en 30% meer prestaties per vermogen/oppervlak.

NBC: Zullen de PL1/PL2-waarden en TDP-configuraties van LNL vergelijkbaar zijn met wat we nu zien met Meteor Lake (MTL), of kunnen we verwachten dat ze hoger zijn?

RH: Die details hebben we nog niet onthuld, maar dat zullen we bij de lancering doen. Blijf op de hoogte!

NBC: Kunnen we verwachten dat Thunderbolt 5 en Wi-Fi 7 mainstream worden bij LNL-laptops?

RH: Ik kan me voorstellen dat je enkele systeemontwerpen zult zien die een standalone Thunderbolt 5 controller gebruiken, maar Lunar Lake bevat geïntegreerde Thunderbolt 4 en dat zal de meest gebruikelijke oplossing zijn. Lunar Lake systemen vereisen minimaal twee Thunderbolt 4 poorten, één aan elke kant van het chassis, en in totaal worden er tot drie poorten ondersteund in het silicium.

Wi-Fi 7 is ook geïntegreerd in de Lunar Lake SoC en biedt aanzienlijke verbeteringen ten opzichte van Wi-Fi 6E. De grotere kanalen en geavanceerde modulatietechnieken van Wi-Fi 7 zorgen voor theoretische maximumsnelheden tot 5,9 Gbps en verbeterde betrouwbaarheid met ultralage latentie. De integratie van de digitale MAC, logica en geheugen in de SoC resulteert in een kleiner en efficiënter ontwerp.

NBC: Komen er nog veranderingen aan de Intel Evo specs met LNL?

RH: Intel zal bij de lancering specifieke informatie geven over de nieuwe Intel Evo editie.

NBC: Kunt u uitleggen waarom Intel heeft gekozen voor TSMC N3B in plaats van een Intel in-house node zoals Intel 4?

RH: Intel heeft voor TSMC N3B gekozen voor Lunar Lake als onderdeel van zijn IDM 2.0 strategie, waardoor onze ontwerpteams procestechnologieën kunnen kiezen die voldoen aan de doelstellingen voor productplanning, vermogen en prestaties. De compute tile gebruikt TSMC N3B, en de Platform Controller Tile gebruikt TSMC N6, beide verbonden met Intel's 1227.1 basis tile via Intel's Foveros technologie.

Assemblage, testen en verpakken gebeurt ook in Intel-faciliteiten. Verschillende producten kunnen leiden tot andere keuzes op het gebied van procestechnologie, maar onze IDM 2.0 strategie stelt ons in staat om die keuzes te maken in plaats van alleen te vertrouwen op procestechnologie.

NBC: Volgens wat we tot nu toe gehoord hebben, denkt u niet dat het naamgevingsschema verwarrend kan zijn voor niet-technische mensen, vooral omdat er geen H, HX of U labels meer lijken te zijn?

RH: Hoewel we nog geen modelnummers hebben vrijgegeven voor het Lunar Lake product, zijn onze richting en bedoeling ongecompliceerd. We zullen daar specifieke informatie over geven voordat het product beschikbaar komt.

NBC: Gebaseerd op de bovenstaande vraag, kunnen we H, HX of U SKU's te zien krijgen in de toekomst of wordt het allemaal V?

RH: We zullen bij de lancering specifieke informatie geven over de SKU-tabel.

NBC: Zal Panther Lake ondersteuning bieden voor backside power delivery of is het nog te vroeg om dit te bespreken?

RH: Het is nog te vroeg om dit te bespreken.

NBC: Tot slot, wat zijn Intels gedachten over de nieuwe golf ARM-laptops en zijn er Intels eigen ARM-plannen die u op dit moment kunt bespreken?

RH: Wij zijn er vast van overtuigd dat de lopende gesprekken over ARM vs. x86 stroom gebaseerd zijn op een verkeerde vooronderstelling, omdat het niet de instructieset-architectuur (ISA) is die over het algemeen de stroom dicteert.

Wij zijn van mening dat transistors stroom kosten. Een CPU-ontwerp dat kerntellingen toevoegt, de NPU-grootte vergroot, de grafische grootte vergroot of fabricagecomplexiteit toevoegt, is niet gratis. Deze beslissingen verhogen intrinsiek het stroomverbruik van pakketten en TDP's tot in de buurt van wat consumenten historisch gezien zien van conventionele Windows/Linux-processors.

Met andere woorden: het implementeren van de functies en prestaties die de markt verwacht heeft een "typische kostprijs", ongeacht de x86 of ARM ISA. Dus als het toevoegen van complexiteit stroom kost op elke ISA, dan wordt het een strijd tussen welke reeks ontwerpkeuzes de beste prestatie/vermogen/oppervlakte (PPA) oplevert om aan de verwachtingen van de consument te voldoen.

Wij geloven dat Lunar Lake de juiste ontwerpkeuzes heeft om te winnen:

- De Skymont E-core architectuur verhoogt IPC met 68%, waardoor we PPA kunnen verbeteren door LP E-cores en E-cores samen te voegen in één complex.
- De Lion Cove P-core architectuur is +15 tot +20% IPC. Het is ook opnieuw gepland en gepartitioneerd om schaalbaarder te zijn en nauwkeuriger in de voltage-/klokselectie.
- Thread Director is opnieuw verbeterd met containmentzones, waarmee we parasitaire stroomgevallen netjes kunnen beheren naar een lage stroompositie.
- We hebben een 8 MB geheugenzijdige cache toegevoegd, waardoor het niet meer nodig is om het hoofdgeheugen te benaderen. Dit verlaagt het stroomverbruik van de SoC op regelmatige basis.
- We hebben het geheugen op het pakket geplaatst, wat de PHY-kosten van DRAM met ~40% verlaagt.
- De grafische perf/W verbeterde met 1,5x.
- De NPU-prestaties verbeterden met >2X bij hetzelfde vermogen, en met ~4X in totaal.
- We bouwden een geheel nieuwe laagvermogen fabric om de compute tile te integreren.
- We herpositioneerden onze architectuurstrategie in dit product rond het verwijderen van de inefficiënties van SMT, waardoor we ook de PPA konden verbeteren

Door dit soort keuzes geloven wij dat Lunar Lake ceteris paribus een lager pakketvermogen kan bereiken dan ARM-ontwerpen. We zijn verheugd om te laten zien hoe energiezuinig x86 kan zijn in een tijd waarin ARM-on-Windows ontwerpen de andere kant op gaan.

Eigen